PATENT ABSTRACTS OF JAPAN

(11) Publication number: 03050651 A

(43) Date of publication of application: 05.03.91

(51) Int. Cl	G06F 12/10		
(21) Application number: 01185749 (22) Date of filing: 18.07.89		(71) Applicant:	HITACHI LTD HITACHI MICRO COMPUT ENG LTD
(,	, (2000)	(72) Inventor:	IZAWA SATOSHI WATABE SHINYA KANEKO SEIJI


(54) STORAGE REARRANGING METHOD AND HIERARCHICAL STORAGE SYSTEM

(57) Abstract:

PURPOSE: To attain a change while a system is operated by fetching the content of a storage device, which corresponds to an absolute address being the object of rearrangement, into a cache memory and changing an address conversion means in such a way that an insulating address corresponds to a new physical address.

CONSTITUTION: Information on a physical address area being the object of rearrangement in a storage rearrangement is fetched in the block of a storing-in cache memory 20, and the physical address of the storage device, which are made to correspond to the absolute address concerned, is changed. The address conversion device 50 which makes the absolute address to correspond to the physical address is used as a means for changing address correspondence and the content is set to dynamically changed. Since information on a rearrangement source, namely, information on the address area being the object of the change of the physical address is fetched in the memory 20 before the physical address is changed, information included in the address area of the object of rearrangement can be read and written by using information stored in the memory 20 even if a processing for changing the physical address is executed. Then, the reading and writing at that time is prevented from being prohibited and a normal processing is prevented from being delayed.

COPYRIGHT: (C)1991,JPO&Japio



Best Available Copy

⑲ 日本国特許庁(JP)

⑫ 公 開 特 許 公 報(A) 平3-50651

®Int. Cl. 5

識別記号

庁内整理番号

④公開 平成3年(1991)3月5日

G 06 F 12/10

J 7232-5B

審査請求 未請求 請求項の数 6 (全16頁)

記憶再配置方法および階層化記憶システム 会発明の名称

> 頭 平1-185749 ②符

22出 願 平1(1989)7月18日

東京都小平市上水本町5丁目22番1号 日立マイクロコン 聡 ⑫発 明 者 井 沢

ピユータエンジニアリング株式会社内

神奈川県秦野市堀山下1番地 株式会社日立製作所神奈川 真 也 @発 明 者 渡 部

工場内

神奈川県川崎市麻生区王禅寺1099 株式会社日立製作所シ @発 明 考 誠 ョ 金

ステム開発研究所内

東京都千代田区神田駿河台4丁目6番地 株式会社日立製作所 の出 顔 人

東京都小平市上水本町5丁目22番1号 日立マイクロコンピュ の出 頭 人・

ータエンジニアリング

株式会社

弁理士 富田 和子 四代 理 人

1. 発明の名称

記憶再配置方法および階層化記憶システム

- 2. 特許請求の範囲
 - 1. 物理アドレスが付与された記憶装置と、絶対 _ア__ド_レ_ス_で 管-理_さ_れ_前_記‐記‐憶‐装‐置‐の.――部‐の‐写‐し_ を保持するキャッシュメモリと、前記絶対アド レスを物理アドレスに対応付けるアドレス変換 手段とを有する記憶システムにおいて前記物理 アドレスが付与された記憶装置を再配置する記 世再配置方法であって、

再配置の対象となる絶対アドレス領域に対応 する前記記憶装置の物理アドレス領域の内容を 前記キャッシュメモリに取り込んだ後、当該絶 対アドレス領域を新たな物理アドレス領域に対 応付けるよう前記アドレス変換手段の対応付け を変更し、その後、前記キャッシュメモリに取 り込まれた内容を、当該内容の更新の有無にか かわらず、前記アドレス変換手段によって前記 特定の絶対アドレスに新たに対応付けられた物 理アドレス領域に書き戻すことを特徴とする記 懷再配置方法。

2. 記憶装置の内容の写しを保持するストアイン 方式のキャッシュメモリと、絶対アドレスを物 理アドレスに対応付けるアドレス変換手段とを --利-用-し-た-記-憶-装-置-の-記-憶-再-配-置-方-法-で-あ-っ-で・、--

再配置元の記憶装置の内容を前記キャッシュ メモリに取り込んだ後、当該キャッシュメモリ のブロックの内容が記憶装置の内容と異なるこ とを示す情報を保持するとともに、当該再配置 元の記憶装置の物理アドレスに対応する絶対ア ドレスが再配置先の記憶装置の物理アドレスに 対応付けられるように前記アドレス変換手段の アドレス対応付けを変更することを特徴とする 記憶再配置方法。

3. 記憶装置の内容の写しを保持するストアイン 方式のキャッシュメモリと、絶対アドレスを物 理アドレスに対応付けるアドレス変換手段とを 利用して記憶装置の再配置をシステム稼働中に 行う記憶再配置方法であって、

上位装置からの再配置のリクエストに応じて、再配置元の記憶情報を前記キャッシュメモリへ取り込み、該取り込んだ記憶情報の書き戻し先を再配置先に変更するよう前記アドレス変換手段のアドレス対応付けを変更することを特徴とする記憶再配置方法。

4. 記憶装置と、該記憶装置の内容の写しを複数のプロックに保持するストアイン方式のキャッシュメモリと、絶対アドレスを物理アドレスに対応付けるアドレス変換手段とを備えた階層化記憶システムにおいて、

変換手段を制御する手段と

を設けたことを特徴とする階層化記憶システム。

再配置先の物理アドレス情報を保持する第1 のアドレス保持手段と、

再配置の対象となる記憶分割単位の絶対アド レス情報を保持する第2のアドレス保持手段と、

再配置前ブロックと再配置済ブロックの境界 の絶対アドレスを保持する第3のアドレス保持 手段と...

1 ブロックの再配置ごとに前記第3のアドレ

を設けたことを特徴とする階層化記憶システム。

再配置の指示に基づき、指示された絶対アドは対応する物理アドレスで指定される記憶装置の領域の情報を前記憶装置から読みだけでいません。当該プロックに対応するチェンジともに、当該プロックに対応するチェンジと、記憶装置と内容が異なることを示す状態とする手段と、

前記指示された絶対アドレスが再配置先の物理アドレスに対応付けられるよう前記アドレス

ス保持手段のアドレスを1ブロック分更新する 境界アドレス更新手段と、

アクセスする絶対アドレスが前記再配置の対象となる記憶分割単位に属するか否かを判定する第1の判定手段と、

アクセスする絶対アドレスと前記境界の絶対 アドレスとの大小関係を判定する第2の判定手 のと

前記第1および第2の判定手段の判定結果に応じて前記アドレス変換テーブルまたは前記第1のアドレス保持手段の物理アドレス情報を選択して前記記憶装置に与える選択手段と、

記憶分割単位内の全ブロックの再配置後に、 前記第1のアドレス保持手段の内容を前記アド レス変換テーブルの対応する部分に書き込む書 き込み手段と

を設けたことを特徴とする階層化記憶システム。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、電子計算機等の記憶装置に関し、特

に、その記憶装置に格納されている情報の再配置 に関する。

[従来の技術]

現在の大型計算機の多くは、絶対アドレスから 物理アドレスへの変換を行うために、FAR (Floating Address Register)と呼ばれる変換テ ーブルを聞えており、絶対アドレス空間を所定の 分割単位ごとに任意の物理的メモリエレメントに 割り付けることができる。この機能はメモリニントの保守等に有用であるが、通常、FAR 更は、システム稼働中でないときに限り可能である。

世来、システム稼働中にFARの変更を行おり とすると、誤動作を防止するために、まず、記憶 装置へのアクセスを一旦停止させ、次に、物理ア ドレスの変更と、旧物理アドレスから新物理アド レスへの格納データの移動とを行い、その後、記 憶装置へのアクセスを再開させる、という手順が 必要となる。

なお、類似の技術としては、例えば、特公昭63

[課題を解決するための手段]

上記目的を達成するために、本発明による記憶 再配置方法は、物理アドレスが付与された記憶装 置と、絶対アドレスで管理され前記記憶装置の一 部の写しを保持するキャッシュメモリと、前記絶 対アドレスを物理アドレスに対応付けるアドレス 変換手段とを有する記憶システムにおいて前記物 理アドレスが付与された記憶装置を再配置する記 憶再配置方法であって、再配置の対象となる絶対 アドレス領域に対応する前記記憶装置の物理アド レス領域の内容を前記キャッシュメモリに取り込 んだ後、当該絶対アドレス領域を新たな物理アド レス領域に対応付けるよう前記アドレス変換手段 の対応付けを変更し、その後、前記キャッシュメ モリに取り込まれた内容を、当該内容の更新の有 無にかかわらず、前記アドレス変換手段によって 前記特定の絶対アドレスに新たに対応付けられた 物理アドレス領域に書き戻すようにしたものであ

本発明による他の記憶再配置方法は、記憶装置

- 21222号公報に開示されているものがある。また、 後述するストアインキャッシュの動作原理は周知 であり、例えば、特開昭 61 - 290550号公報に記載 されている。

[発明が解決しようとする課題]

上記従来技術は、格納データの移動と物理アドレスの変更を行っている間、記憶装置へのアクセスを停止させる必要があり、その間、この記憶装置を利用している装置の動作が停止することとなる

装置の種類によっては、この停止による前記装置の広答速度の低下が問題となる。

本発明の目的は、記憶装置の再配置に伴う記憶装置の停止時間を短くして、前記応答速度の低下を小さくすることができる記憶再配置方法および階層化記憶システムを提供することにある。

本発明の他の目的は、FARの変更による主記憶の再配置を、システム稼働中に行うことができる記憶再配置方法および階層化記憶システムを提供することにある。

の内容の写しを保持するストアイン方式のキャッシュメモリと、絶対アドレスを物理アドレスは対応付けるアドレス変換手段とを利用した記憶装置の記憶再配置方法であって、再配置元の記憶装置の内容を前記キャッシュメモリに取り込んだ後、 当該キャッシュメモリのブロックの内容が記憶装置の内容を開発を表すると

置の内容と異なることを示す情報を保持するとともに、当該再配置元の記憶装置の物理アドレスに対応する絶対アドレスが再配置先の記憶装置の物理アドレスに対応付けられるように前記アドレス変換手段のアドレス対応付けを変更するようにしたものである。

本発明によるさらに他の記憶再配置方法は、記憶装置の内容の写しを保持するストアイン方式のキャッシュメモリと、絶対アドレスを物理アドレスに対応付けるアドレス変換手段とを利用して記憶装置の再配置をシステム線動中に行う記憶で配置方法であって、上位装置からの再配置のリクエストに応じて、再配置元の記憶情報を前記キャッシュメモリへ取り込んだ記憶情報の

書き戻し先を再配置先に変更するよう前記アドレス変換手段のアドレス対応付けを変更するように したものである。

本発明による他の階層化記憶システムは、記憶装置と、予め定められた記憶分割単位に絶対アド

アドレスを物理アドレス情報に対応付けるアドレ ス変換テーブルと、複数のブロックで構成され前 記記憶装置に格納されている情報の一部を善える データアレイおよび設データアレイの各プロック 対応にチェンジビットを格納するチェンジビット アレイを含むストアイン方式のキャッシュメモリ とを備え、前記記憶単位が前記キャッシュメモリ のブロックより大である階層化記憶システムにお、 いて、再配置先の物理アドレス情報を保持する第 1のアドレス保持手段と、 再配置の対象となる記 位分割単位の絶対アドレス情報を保持する第2の アドレス保持手段と、再配置前ブロックと再配置 済プロックの境界の絶対アドレスを保持する第3 のアドレス保持手段と、1プロックの再配置ごと に前記第3のアドレス保持手段のアドレスを1プ ロック分更新する境界アドレス更新手段と、アク セスする絶対アドレスが前記再配置の対象となる 記憶分割単位に属するか否かを判定する第1の判 定手段と、アクセスする絶対アドレスと前記境界 の絶対アドレスとの大小関係を判定する第2の判

レスと物理アドレスとを対応付けるアドレス変換 手段と、複数のブロックで構成され前記記憶装置 に格納されている情報の一部を替えるデータアレ イおよび苺データアレイの各ブロックに格納され ている情報が前記記憶装置の対応する部分の情報 と異なっていることを示すチェンジピットを格納 するチェンジビットアレイを含むストアイン方式 のキャッシュメモリとを備えた階層化記憶システ ムにおいて、再配置の指示に基づき、指示された 絶対アドレスに対応する物理アドレスで指定され る記憶装置の領域の情報を前記記憶装置から読み 「だして前記キャッシュメモリの1プロックに格納 するとともに、当該プロックに対応するチェンジ ピットアレイの内容を、記憶装置と内容が異なる ことを示す状態とする手段と、前記指示された絶 対アドレスが再配置先の物理アドレスに対応付け られるよう前記アドレス変換手段を制御する手段 とを設けたものである。

本発明によるさらに他の階層化記憶システムは、記憶装置と、予め定められた記憶分割単位に絶対

定手段と、前記第1 および第2 の判定手段の判定 結果に応じて前記アドレス変換テーブルまたは前 記第1 のアドレス保持手段の物理アドレス情報を 選択して前記記憶装置に与える選択手段と、記憶 分割単位内の全ブロックの再配置後に、前記第1 のアドレス保持手段の内容を前記アドレス変換テーブルの対応する部分に書き込む書き込み手段と を設けたものである。

なお、本明細番において、「絶対アドレスの物では、前記アドレス変換手段により記憶あり、大型計算機では、仮想アドレスを周知により変換して得られた変換を行わないがある。プリフィンのからに対しておいかスでは実アドレス自体が絶対アドレスとなる。

[作用]

キャッシュメモリは、記憶装置(例えば、主記 憶装置)の一部の写しを保持する小容量高速のメ

すなわち、記憶再配置時には再配置の対象となる物理アドレスの領域の情報をキャッシュアの領域の情報をキャッシュアののプロックに取り込み、その後、当該絶対ではお記憶装置の物理アドレスを関する。このアドレス対応付けの変更のためので手段としては、従来、絶対アドレスを物理記下ARに対応付けるアドレス変換手段(例えば前記FARにする利用し、その内容を動的に変更できるようにする。

物理アドレスの変更前に、再配置元の情報すな

記憶装置の再配置可能な単位としての記憶分割 単位がキャッシュメモリの1ブロックないクないのでは、記憶分割単位内のでは数のプロックをには、記憶分割単位では、アクセスのでは、アクセスには、か同一の絶対アドレスの記憶からによって、よっても再配置済みのブロックに属するかによっては、お応付けられる物理アドレス領域が異なる状態が わち物理アドレス変更の対象となるアドレス領域の情報をキャッシュメモリ内に取り込むので、物理アドレス変更の処理を行なっている間も、再配置対象のアドレス領域に含まれる情報の説み書きはキャッシュメモリに格納された情報を用いてうことができ、その間の読み書きを禁止したり、通常の処理を遅延させる必要はない。

生じる。そこで、ブロックごとの再配置に伴い、再配置前後の絶対アドレスの境界を順次更新しアクセスアドレスが境界のいずれの側にあるかを判定して、その判定結果に応じて新旧の物理アドレスを選択出力する。これにより、記憶分割単位の大きでがキャッシュメモリのブロック容量より大きい場合でも、記憶分割単位全体の再配置が可能となる。

以上のように、本発明によれば、主記憶装に、本発明によれば、主記憶装で、主記憶なり、再配置を実行中であってることでは、本と、再配置中の領域に対するのかので、走行中のプログラムの動作が再配置のために停止する時間が従来技術に比べているので、再配置する情報の移動を階層化配憶が乗がある。

また、従来技術と比較して、再配置する情報の 移動のために、階層化記憶システムを利用する上 位装置の機能を使う程度が小さいので、階層化記 憶システムを利用する上位装置の本来の仕事を妨 けない。

また、アドレス割当単位がキャッシュメモリの容量より大きいアドレスアレイを用いた記憶装置においても、上記効果をもたらすためのハードウェアが、記憶分割単位を小さくするためにアドレスアレイの容量を増やすというような方法より、小さくて済む。

(以下、余白)

ストの場合は"0"とし、ストアリクエストの場合は"1"とする。また、再配置フラグ3は再配置リクエストの場合は"1"としそれ以外は"0"とする。ストアデータレジスタ4は書き込みしようとする語のデータを設定するレジスタである。フェッチデータレジスタである。

ストアインキャッシュメモリ20は、それぞれ 2 の B 乗語の大きさの複数のブロックを格納する データアレイ23と、このデータアレイ23の各 々のエントリに対応する複数のエントリを持つチェンジピットアレイ22と、これらの構成要素へ の間御信号を発生する制御回路21と、ゲート 2 6 ~ 3 0 およびセレクタ24、25とを含んで おり、アドレス信号6と再配置信号7とライトで ータ信号8とを出力し、主記憶装置80からのリードデータ信号9を受ける。

アドレス変換装置 5 0 は、前述したFARであり、本実施例ではブロックと同じ大きさの主記憶 分割単位毎にアドレス変換を行ない、アドレス信

[実施例]

以下、本発明の実施例を図面により詳細に説明する。

第1 図は本発明の第1 の実施例の階層化記憶システムのブロック図である。

まず本実施例の構成要素を説明する。以下の説明で、数値N,B,Uは自然数である。

本実施例の階層化記憶システムは、アドレスレジスタ1、ストアフラグ2、再配置フラグ3、ストアデータレジスタ4、フェッチデータレジスタ5、ストアインキャッシュメモリ20、アドレス変換装置50、および主記憶装置80からなる。

アドレスレジスタ1は、読み書きをしようとする語の絶対アドレスを設定するNピットのレジスタである。本階層化記憶システムは、フェッチリクエスト、再配置リクエスト、の3種のリクエストが処理可能であり、ストアフラグ2と再配置フラグ3は上記のうち1つのリクエストを選択するためのフラグである。ストアフラグ2はフェッチリクエストおよび再配置リクエ

号6の絶対アドレスを物理アドレスに変換してアドレス信号10として主記憶装置80に与える。また、再配置信号7に応じて該当する主記憶分割単位の再配置を行う。

主記憶装置80は2のN乗語の記憶容量を持ち、 読み出し時はアドレス信号10で指定されたプロックのデータをリードデータ信号9として出力し、 書き込み時はライトデータ信号8のデータをアド レス信号10で指定されたブロックに書き込む。

ORゲート29とANDゲート30は、アドレス変換装置50における再配置動作を制御する。 ストアインキャッシュメモリ20の、本実施例の 説明に必要でない構成要素は省略してある。

アドレス変換装置 5 0 はアドレスアレイ 5 1 と 物理アドレスレジスタ 5 2 を含む。アドレスアレ イ 5 1 は、絶対アドレスの上位(N - B)ピット

機能が付加されているのが特徴である。

本実施例におけるデータアレイ23、主記憶分 割単位、アドレスアレイ5、主記憶装置80等の 関係を第3A図に示す。この例では、図示の都合 上、データアレイ23のエントリ数が"3"の場 -合-を-示-し-て-い-る-が-実-際-に-は-さ-ら-に-多-数-で-あ-る・・・こ の図において、例えば、データアレイ23の1ブ ロック91は絶対アドレス空間の1ブロックに対 応付けられ、このブロック91はアドレス変換装 置50により主記憶装置80のブロック95に対 応付けられている。絶対アドレス空間のブロック 93を主記憶装置80のブロック95からブロッ クタフへ再配置する場合、ブロック95をキャッ シュメモリ20の1ブロック91に銃み込んで対 応するチェンジピットを"1"にするとともに、 絶対アドレスのブロック93に対応する、アドレ ス変換装置50内のアドレスアレイ51のエント リ94の内容を、新たなブロック97に対応する 物理アドレスに書き換えることにより再配置が違 成される。その後、キャッシュメモリ20のブロ

をお納するRAMである。物理アドレス制当情報を格納するRAMである。物理アドレスレジスタ52は、再配置しようとする主記憶分割単位が再配置後に与えられるべきアドレス割当情報を格納する。すなわち、主記憶分割単位とは、アドレス変換装置50により再配置が可能な主記憶の最小単位である。

アドレス割当情報は物理アドレスの上位(N-B)ビットであり、物理アドレスは(N-B)ビットのアドレス割当情報と、絶対アドレスの下位Bビットをつなぎ合わせることで求められる。

また、再配置信号 7 の値を"1"とするとうで指定されるアドレスに引きるで指定されるシンスタ 5 2 の内容でレストリに物理アドレスを対しの配置をのでは、対応することができる。このアドレス変換動作をものでは、従来からFARとと変換では、エフドロるが、アドレス変換えるために、物理アドリ更新イナミックに書き換えるエントリ更新

ック 9 1 が 置き換えの 対象と なったとき主記憶装置 8 0 の ブロック 9 5 ではなく、 ブロック 9 7 に 書き戻される。

次に、フェッチリクエスト、ストアリクエスト、 再配置リクエストの各処理の具体例を説明する。

まず、上記3つのリクエストの処理で共通して 行なわれるブロック取り込み処理を説明し、続い てフェッチ処理、ストア処理、再配置処理の説明 をする。ブロック取り込み処理、フェッチ処理、 ストア処理、の3処理は、いわゆるストアインキャッシュのアルゴリズムを構成している。

(1) ブロック取り込み処理

第4A図にブロック取り込み処理のフロチャートを示す。

ブロック取り込みの必要が生じると、まず、 制御回路 2 1 は、取り込もうとしているブロックを格納するための、データアレイ 2 3 のエントリを適当に選択し (S 1 1)、選択されたエントリに対応するチェンジピットアレイ 2 2 のエントリが"1"であるか否か調べる (S 1 2)、エントリ

次に、セレクタ 3 4 がアドレスレジスタ 1 の出 知 日 を 選択してアドレス信号 6 として出力し、 制 御 回路 2 1 が主記憶装置 8 0 にブロックの読みされると、アドレスレンスタ 1 に格納さ 1 下 レスに対応する、アドレスアレレス 5 1 下 立 エントリが読みだされ、 その絶対アドレス 5 1 下 位 は として 出 た (S 1 5) 。 このアドレス信号 1 0 で 指 定 さ

ストアフラグ 2 と再配置フラグ 3 に共に "O"を 設定した後、動作指示を与えることによって開始 される (S 2 1)。

なお、アドレスレジスタ1で指定された語のデータがストアインキャッシュメモリ20に格納されていなかった場合は、前述のブロック取り込み処理が行なわれる(S25)。セレクタ25は、

れた主記憶装置80上のブロックはリードデータ都市手貌みだされる(S16)。主記憶装置80の動作でリードデータ信号9として得られたデータは、セレクタ24を経て、データアレイ23の選択されたエントリに書き込まれる(S17)。

前記ブロックの全てのデータが選択されたエントリに書き込まれたとき、制御回路21は取り込み完了信号36を"1"とする。ORゲート28の働きによりライト信号38が"1"となりによってリットアレイ22はチェンジピットではチェンジピットアレイ22はチェンジピット信号31で指定としているリクエストリに格納する(S18)。チェンジピット信号37の値は処理しようとしているリクエストによって異なる。以上がブロック取り込み処理である。

(2) フェッチ処理

フェッチ処理のフローチャートを第4B図に示す。

フェッチリクエストの処理は、アドレスレジス タ 1 に読み出したい語の絶対アドレスを設定し、

(3) ストア処理

ストア処理のフローチャートを第4C図に示す。 ストアリクエストの処理は、アドレスレジスタ 1に、否き込みをしたい語の絶対アドレスを設定 し、ストアデータレジスタ4に書き込みデータを 設定し、ストアフラグ2に"1"を、再配置フラ グ3に"0"を設定した後、動作指示を与えるこ とによって開始される (S31).

そこでまず、アドレスレジスタ1で指定された 語のデータがストアインキャッシュメモリ20に 格納されているか否かを調べる(S32)、格納 されていた場合は、制御回路21がそのデータの 入ったエントリを指定する信号をエントリ選択信 号31に出力し、ヒット信号35に"1"を出力 する。セレクタ24はストアデータレジスタ4の 出力の方を選択してデータアレイ23に送る。前 述のように、エントリ選択信号31で指定された エントリに格納されたブロックにはアドレスレジ スタ1で指定した語のデータが含まれており、デ ータアレイ23はそのデータをセレクタ24が出 カしたデータで置き換える(S34)。一方、 ORゲート26の働きでチェンジピット信号37 が"1"となっており、ANDゲート27とOR ゲート28の働きでライト信号38が"1"とな るため、チェンジピットアレイ22のエントリ選 択信号31で指定されたエントリには"1"が書 き込まれる (S35)。以上でストア処理が完了

ラグ 3 に " 1 " を設定した後、動作指示を与える ことによって開始される(S 4 1)。

続いて、アドレスレジスタ1で指定された語の データがストアインキャッシュメモリ20 に格納 されているか否かを調べる(S42)。格納され ていた場合は、制御回路21がそのデータの入っ たエントリを指定する信号をエントリ選択信号 31に出力し、ヒット信号35に"1"を出力す る。また、再配置フラグの内容が"1"であるの で、ORゲート26の働きでチェンジビット信号 37の値は"1"となる。一方、ヒット信号35 とチェンジビット信号37の値が共に"1"であ るため、ANDゲート27とORゲート28の動 きでライト信号38が"1"となり、チェンジビ ットアレイ22のエントリ選択信号31で指定さ れたエントリには、"1"が書き込まれる: (S 4 6) . このとき、ORゲート29とAND ゲート30の働きで再配置信号7に"1"が出力 される (S 4 4) 。 再配置信号 7 が "1" になる と、アドレスアレイ51はアドレス信号6で指定

する.

なお、上記ステップS32において、アドレスレジスタ1で指定された語のデータがストアインキャッシュメモリ20に格納されていなかった場合は、まず、前述のブロック取り込み処理が行なわれる(S33)。このとき、ストアフラグ2の内容は"1"であるので、ORゲート26の働きにより、チェンジビット信号37の値は"1"である。

従って、前述のブロック取り込み処理の結果、チェンジピットアレイ22のストアが行なわれたエントリには"1"が書き込まれる。その後は指定された後がストアインキャッシュメモリ20に格納されていた場合と同じ処理が行われ、ストア処理が完了する。

(4)再配置処理

第4 D 図に再配置処理のフローチャートを示す。 再配置リクエストの処理は、アドレスレジスタ 1 に再配置したいブロックの先頭の絶対アドレス を設定し、ストアフラグ 2 に " O " を、再配置フ

されるアドレスアレイ51のエントリに物理アドレスレジスタ52の内容を書き込む(S45)。 以上でアドレスレジスタ1で指定されたブロック が再配置される。

一方、上記ステップ42において、アドレスレ ジ_ス_タ_1_で_指_定_さ_れ_た_語-の_デ_ー-ターが-ス-トーアーイーンーキー ヤッシュメモリ20に格納されていなかった場合 は、前述のブロック取り込み処理が行なわれる (S43)。このとき、再配置フラグ3の内容が "1"であるので、ORゲート26の働きにより、 チェンジピット信号37の値は"1"である。従 って、前述のブロック取り込み処理の結果、チェ ンジビットアレイ22のエントリ選択信号31で 指定されたエントリには"1"が書き込まれる。 また、前述のブロック取り込み処理で取り込み完 了信号36が"1"となるため、ORゲート29 とANDゲート30の働きで再配置信号7に"1" が出力される(S 4 4)。再配置信号7が"1" になると、アドレスアレイ51はアドレス信号6 で指定されるアドレスアレイ51のエントリに物

理アドレスレジスタ 5 2 の内容を書き込む (S 4 5) . 以上でアドレスレジスタ 1 で指定されたブロックが再配置される。前述の第 3 A 図の斜線部は再配置信号 7 が "1"となった時点での再配置対象のブロックを表わしている。

以上の再配置処理では、再配置されたブロックの主記憶装置80への格納は行なわれておら意味をデータが格納されたままである。しか"1"となデータが格応するチェンジピットが"1"とよってからない。ストアインキャッシュメテーのようで、ストアインキャッシュメデーを対しているで、矛盾は生じない。

なお、変更前の配置と変更後の配置との関係には何も制限はなく、オーバーラップしていても差支えない。

(以下、余白)

置しようとする主記憶分割単位の先頭の絶対アド レスの上位(N-U)ピットを格納する。物理アド レスレジスタ52は、再配置領域レジスタ56で 指定される主記憶分割単位が再配置後に与えられ るべきアドレス割当情報、即ち物理アドレスの上 位N-Uピットを格納する。境界アドレスレジス ·タ57はNピットの境界アドレスを格納し、再配 置信号7の指示があった場合は境界アドレス加算 器60の出力が設定される。比較器58はアドレ スレジスタ1の内容の上位N-Uビットを再配置 領域レジスタ56と比較し、同じ値である場合は "1"を出力、異なる場合は"0"を出力する。 比較器59はアドレスレジスタ1の内容を境界ア ドレスレジスタ57の内容と比較し、アクセスア ドレスが境界アドレスより小さい場合は"1"を、 そうでなければ"0"を出力する。 境界アドレス 加算器60は境界アドレスに2のB乗を加えた絶 対アドレスを出力する。セレクタ62はANDゲ ート 6 1 の出力が"0"のときアドレスアレイ 5」の出力を選択し、"1"のときは物理アドレ

次に、本発明の第2の実施例を第2回により説明する。第2回は本実施例の階層化記憶システムのブロック図である。

本実施例と第1の実施例との構成上の差異はア ドレス変換装置50のみであり、その他の要素は 第1の実施例と同一である。

アドレス変換装置50を構成する各要素について以下に述べる。本実施例では、主記憶分割・位の大きさは2のU乗語であり、U>Bであるのでは、文記憶分割単位は2の(U-B)乗個のスプドレスの上位(N-U)ピットでつる。物理アドレスの下位Uピットをつる当情報と、絶対アドレスの下位Uピットをつなぎ合わせることで求められる。

アドレスアレイ51は絶対アドレスの上位(NーU)ピットをアドレスとし、各エントリにアドレス割当情報を格納するRAMであり、第1の実施例と同様、従来のFARとして知られているものに相当する。再配置領域レジスタ56は、再配

スレジスタ52の出力を選択する選択回路である。 バリッドピット55はアドレス変換装置50が再配置実行モードであることを示すフラグであり、 その内容が"1"なら再配置モードであり、"0" ならそうではない。

以上が、アドレス変換装置50の構成である。 第2の実施例におけるデータアレイ、主記憶分別 単位、アドレスアレイ、記憶装置80等の関係を 第3回Bに示す。この図においても、便宜上、データアレイ23のエントリ数が"3"の場合を でいる。本実施例は、図から分かるように、主記 で分割単位(2¹ 語)より小さい場合を想定している が、キャッシュメモリ20による再配置はブロック ク単位にしか行えないので、主記憶装置80の1 分割単位は一度に再配置することができない。 世 って、主記憶装置 8 0 の 1 分割単位の再配置の際には、その分割単位が内包する複数のブロックについてブロック単位に順次再配置を行うことになる。そこで、この再配置中は、同一の主記憶分の単位内に再配置前のブロックと再配置済のブロックとが一時的に混在することとなる。

すなわち、同じ絶対アドレス領域でも再配置前のブロックについては元の物理アドレスを適用し、再配置済のブロックについては新たな物理アドレスを適用する必要がある。この要請に対処するための構成が第2図のアドレス変換装置50の構成であり、以下に、その動作を説明する。

まず、再配置を行なわないときは、バリッドピット55が"0"であるため、ANDゲート61とセレクタ62により、アドレスアレイ51から出力されたアドレス割当情報のみがアドレス変換に用いられる。

次に、再配置実行中は、パリッドピット55が "1"であるため、比較器58と比較器59と

は、境界アドレスが主記憶分割単位の先頭である場合は全てアドレスアレイ51の出力に従い、境界アドレスが主記憶分割単位の最大の絶対アドレスより大きければ全て物理アドレスレジスタ52の出力に従う。

以上がアドレス変換装置50の動作である。

本実施例の階層化記憶システムは、第1の実施例と同様に、フェッチ、ストア、再配置の3つのリクエストが実行可能である。フェッチは外手である。フェッチは、ブロック取り込み動作とのよりについて、説明を省略するのの表には第1の実施例と同様に1つの再配置のののであるが、後でするであるが、後の動作を説明する。

まず、ブロック取り込み動作の概略フローチャートを第5A図に示す。

プロック取り込み処理では、最初に、指定され た語を含むブロックを格納するために、データア レイ23のエントリを適当に選択する(S51)。 そこで、この選択されたエントリに対応するチェ ンジビットアレイ22のエントリが"1"である か否かを調べる (S 5 2) 。 "1" であれば、内 容が変更されているので主記憶装置に書き戻す必 -要-が-あ-る-...-そ-こ-で-、選-択-さ-れ-た-エ-ン-ト-リーに-格-納⁻さ れたブロックの絶対アドレスの上位(N-U)ビ ットが再配置領域レジスタ56の内容と等しく、 その絶対アドレスが境界レジスタ57より小さい か否かを調べる(S53)。このステップは当該 ブロックが、再配置済の方に属するか否かを調べ ·ることに対応する。結果が肖であれば。再配置済 みの方に属するので物理アドレスレジスタ52の 内容を絶対アドレスの下位ひピットとともにアド レス信号10として出力し(S54)、否であれ ば、当該絶対アドレスに対応するアドレスアレイ 51のエントリを読出し、これをその絶対アドレ スの下位ひピットとともにアドレス信号10とし て出力する(S61)。そこでアドレス信号10 で提合される主記憶装置80のアドレスに、当該

物理アドレスレジスタ52に設定する。

- 3) 再配置しようとする主記憶分割単位の先頭の絶対アドレスを、境界アドレスレジスタ 57に設定する。
- 4) バリッドビット55を"1"とする。 (以 上、S71)
- 5) 以下の再配置リクエスト動作を(2の(U-B)乗) 回繰り返す(S72~S77、S81)。

境界アドレスレジスタに保持されたものと等しい絶対アドレスをアドレスレジスタ1に設定し、ストアフラグ2を"0"に設定し、再配置フラグ3を"1"に設定し、階層化記憶システムを起動する。

- 6) ライト信号11を"1"とする(S78)。 これに応じて、アドレスレジスタ1で指定されたエントリに物理アドレスレジスタ52の 内容が含き込まれる(S79)。
- 7) パリッドピットを"O"とする(S80)。上記処理のうち1)から4)までの処理は再配


データアレイの選択されたエントリに書き込まれ(S59)、チェンジピットアレイ22の選択されたエントリにチェンジピット信号37の値が格納される(S60)。以上でブロック取り込み処理が完了する。

次に、本実施例における主記憶分割単位の再配置動作を説明する。主記憶分割単位の再配置動作は、 層層化記憶システムを利用する処理装置が以下の処理1)から7)までを順に実行することによって行なわれる。そのフローチャートを第5B回に示す。

この再配置処理は、再配置リクエストによるブロック単位の再配置を繰り返して、複数のブロックからなる主記憶分割単位の再配置を行うものである。

- 1) 再配置しようとする主記憶分割単位の絶対 アドレスの上位(N – U)ピットを、再配置 領域レジスタ56に設定する。
- 2) 上記主記憶分割単位を新たに配置しようと する物理アドレスの上位(N-U)ピットを、

処理 6)は、物理アドレスレジスタ 5 2 の内容を、アドレス信号 6 で指定されるアドレスアレイ 5 1 のエントリに書き込み、処理 5)で達成された再配置をアドレスアレイ 5 1 に反映する。この処理によりアドレスアレイ 5 1 と物理アドレスレジスタの内容が一致したので、バリッドビット55を"0"にすることができる。



処理7)はアドレス変換装置50に含まれる再配置用のレジスタ群を解放し、別の主記憶分割単位の再配置が行えるようにする。

なお、第1の実施例では主記憶分割単位の大きさがキャッシュのブロックの大きさと同じである場合を説明したが、本発明はこの場合に限定されるものではなく、第2の実施例のように主記憶分割単位の大きさがブロックの大きさの整数倍でストアインキャッシュメモリの容量より小さいという条件を満たせば、適用可能である。

また、第1及び第2実施例ではアドレス割当情報が物理アドレスの上位ピットそのものだ対アドレスの上位ピットそのもの対アドレスを説明したが、主記憶分割単位内の絶対アドレスを1対1に対応であればよい。例えば、主記憶分割単位が主記憶装置上でインターリーブしている場合に、インターリーブパターンを指定する情報を含んでいてもよい。

第1及び第2実施例では主記憶分割単位の大き さが一定である場合を説明したが、一定していな

のプログラムの動作を再配置のために停止させる 必要がなく、システム稼働中に記憶装置の再配置 を行うことができる。

4. 図面の簡単な説明

第1-図は第1の実施例の階層化記憶システムのブロック図、第2回は第2の実施例の階層化記憶システムのブロック図、第3A図は第1の実施例における絶対アドレス空間と主記憶装置の物理アドレス空間の対応関係を示す説明図、第3B図に第2の物理アドレス空間の対応関係を示す説明図、第4A図~第4D図は第1の実施例の各処理のフローチャートである・

20…ストアインキャッシュメモリ、21…制御回路、22…チェンジピットアレイ、23…データアレイ、24,25,34…セレクタ、50…アドレス変換装置、51…アドレスアレイ、52…物理アドレスレジスタ、55…バリッドピット、56…再配置領域レジスタ、57…境界ア

い場合でも、本発明の適用は可能である。

また、第2の実施例では主記憶分割単位内のブロックをキャッシュメモリに格納する順番が、アドレスの昇順である場合を説明したが、これと異なる順番であっても、比較器59及び境界アドレス加算器60がその順番に対応したものであれば、アドレスの昇順である必要はない。

同じく第2の実施例ではバリッドビットを設けたが、再配置領域レジスタ 5 6 と境界レジスタ 5 7 を " 0 " とすれば、バリッドビット = 0 と同じ効果をもつので必須の要素ではない。


以上、本発明を 2 つの実施例にもとづき具体的に説明したが、本発明は前記実施例に限定される ものではなく、その要旨を逸脱しない範囲におい て種々変更が可能であることは言うまでもない。


[発明の効果]


本発明によれば、記憶装置に格納された情報の 再配置を実行中であっても、キャッシュメモリに 格納された情報を用いることにより、再配置中の 領域に対する読み書きが可能であるので、走行中


ドレスレジスタ、58,59 ··· 比較器、60 ··· 境界アドレス加算器、80 ··· 主記憶装置。

出願人 株式会社 日 立 穀 作 所(ほか1名) 代理人 弁 理 士 宮 田 和 子









This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

THE COLOR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.